IBM s’est associé à Samsung et GlobalFoundries pour développer un procédé permettant de construire des puces de 5 nanomètres. Soit moins que les 7 nm que le constructeur avait annoncé chercher à atteindre en 2014. Cette puce utilise un transistor Gate all around (GAAFET), dont la particularité est de posséder plusieurs « portes », l’une des voies qui a permis aux constructeurs de miniaturiser de plus en plus les microprocesseurs.
Contrairement aux transistors FinFet, leur structure est développée horizontalement. Comme le note The Verge, les transistors FinFet ne seraient pas assez performants pour être autant miniaturisés.
IBM
En juillet 2016, l’association des fabricants de semi-conducteurs (SIA) anticipait le fait que les fabricants de processeurs pourraient se heurter à un mur d’ici 2021. Selon cette projection, il deviendrait impossible d’atteindre une finesse de gravure plus basse que ce que l’on connait déjà ; en effet, il ne sera plus possible d’ajouter toujours plus de transistors dans un microprocesseur.
Les fabricants de processeurs face à un mur en 2021 ?
Un constat qui n’est pas nécessairement contradictoire avec les lois de Moore, qui servent de repère à l’industrie électronique. Elles reposent sur une prédiction de Gordon Moore, le cofondateur d’Intel, selon laquelle la puissance des processeurs doublerait tous les deux ans. Or, la structure des puces GAAFET, à présent développées par IBM, pourrait contribuer à faire progresser la miniaturisation tout en continuant à proposer de meilleures performances.
IBM considère en effet que ses nouvelles puces de 5 nm pourrait améliorer les gains de performance de 40 %, par rapport aux puces de 10 nm actuellement produites. Enfin, elles pourraient favoriser un gain de 75 % d’énergie par rapport aux performances actuelles.
Nouveauté : Découvrez
La meilleure expérience de Numerama, sans publicité,
+ riche,
+ zen,
+ exclusive.
Abonnez-vous à Numerama sur Google News pour ne manquer aucune info !
